(19)日本国特許庁(JP)

(51) Int.Cl.7

(12) 公開特許公報(A)

FΙ

(11)特許出願公開番号 特開2001-183426 (P2001-183426A)

テーマコード(参考)

(43)公開日 平成13年7月6日(2001.7.6)

(,		15C3 1F2 3		, (2 3)
G 0 1 R	31/28		G06F 1	1/22 360A 2G032
G06F	11/22	360	H03K 1	9/00 B 5B048
H01L	27/04		G01R 3	31/28 V 5 F 0 3 8
	21/822		H01L 2	27/04 T 5J056
H03K	19/00			
			永龍查審	未請求 請求項の数7 OL (全 11 頁)
(21)出願番	号	特願平11-371086	(71) 出願人	000006013 三菱電機株式会社
(22)出顧日		平成11年12月27日(1999.12.27)	(71)出願人	東京都千代田区丸の内二丁目2番3号
			(717)四級八	菱電セミコンダクタシステムエンジニアリ
				ング株式会社
			(72)発明者	兵庫県伊丹市瑞原4丁目1番地 松尾 幸和
			(72)光明省	(本元) ディロ 兵庫県伊丹市瑞原四丁目1番地 菱電セミ
				コンダクタシステムエンジニアリング株式
				会社内
			(74)代理人	* * * * * * * * * * * * * * * * * * * *
			(74)1(壁)(弁理士 田澤 博昭 (外1名)
				ティス 日本 日本 フト・コン 最終頁に続く
			,	取除貝に統へ


(54) 【発明の名称】 半導体集積回路

(57)【要約】

【課題】 2つのイネーブル信号を入力し内部クロック 信号を供給していた為、同期回路をリセット出来ない場 合があり、またレイアウト面積の減少があった。

識別記号

【解決手段】 制御信号生成回路 1 は、外部クロック信号BISTFCLKと、非同期のイネーブル信号ACTCEを入力し、イネーブル信号ACTCEがHレベルになった直前後の外部クロック信号BISTFCLKの立ち上がりから数えて、少なくとも 2 クロック以上のリセット期間経過後に、外部クロック信号BISTFCLKに同期した同期回路のイネーブル信号ACTLEを出力する。同期回路 2 は、イネーブル信号ACTCEがHレベルになると、外部クロック信号BISTFCLKを内部クロック信号INTCLKとして入力し、リセット期間内でリセットされ、外部クロック信号に同期したテスト用信号を出力する。



【特許請求の範囲】

【請求項1】 外部クロック信号と、前記外部クロック 信号に対して非同期である第1のイネーブル信号を入力 し、前記第1のイネーブル信号のレベル変化の直前ある いは直後に起とる前記外部クロック信号のレベル変化か ら数えて、所定のクロック数以上のリセット期間経過後 に立ち上がり、かつ、前記外部クロック信号に同期した 第2のイネーブル信号を生成し、生成した前記第2のイ ネーブル信号を出力する制御信号生成回路と、

1

前記第1のイネーブル信号のレベル変化に基づいて前記 10 外部クロック信号を入力し、前記第2のイネーブル信号 が生成されるまでの前記リセット期間内でリセットさ れ、前記外部クロック信号に同期し内部で生成されたテ スト用信号を、被セルフテスト対象回路へ出力する同期 回路と、

前記制御信号生成回路から出力された第2のイネーブル 信号と、前記同期回路から出力された前記テスト用信号 を入力し、論理積演算を行い、演算結果としての前記テ スト用信号を前記被セルフテスト対象回路へ出力する第 1の演算手段とを備えた半導体集積回路。

【請求項2】 制御信号生成回路は、外部クロック信号 と、前記外部クロック信号に対して非同期の第1のイネ ーブル信号とを入力し、前記第1のイネーブル信号をラ ッチのイネーブルかつリセットとして使用し、前記第1 のイネーブル信号を基にして、前記外部クロック信号に 同期した第2のイネーブル信号を生成し出力する機能を 持つ複数段のリセット機能付きのラッチ回路で構成され ていることを特徴とする請求項1記載の半導体集積回 路。

【請求項3】 制御信号生成回路は、第1のイネーブル 信号を反転した信号と外部クロック信号を反転した信号 とを入力し、前記第1のイネーブル信号をラッチのイネ ーブルかつリセットとして使用するリセット機能付きの ラッチ回路を複数段備えた第1系統ラッチ回路と、前記 第1のイネーブル信号と前記外部クロック信号を反転し た信号とを入力し、前記第1のイネーブル信号をラッチ のイネーブルかつリセットとして使用するリセット機能 付きのラッチ回路を複数段備えた第2系統ラッチ回路 と、前記第1系統ラッチ回路および前記第2系統ラッチ 回路の出力の論理積演算を行う第2の演算手段と、前記 40 第2の演算手段の出力をラッチする第3のラッチ回路と を備え、前記第1のイネーブル信号を基に、前記外部ク ロック信号に同期した第2のイネーブル信号を生成し出 力することを特徴とする請求項 1 記載の半導体集積回 路。

【請求項4】 第3のラッチ回路に接続され、第1のイ ネーブル信号を反転した信号のレベル変化後、リセット 期間の経過するまで第2のイネーブル信号をLレベルに 保持し、前記リセット期間経過後に、Hレベルの前記第 2のイネーブル信号を出力するセレクタ回路を、制御信 50 において、EXTCLKは外部から供給される外部クロ

号生成回路はさらに備えたことを特徴とする請求項3記 載の半導体集積回路。

【請求項5】 第2の演算手段と第3のラッチ回路との 間に接続され、前記第2の演算手段の出力を所定クロッ ク数遅延させて前記第3のラッチ回路へ供給し、リセッ ト期間を切り替えるカウンタをさらに備えたことを特徴 とする請求項4記載の半導体集積回路。

【請求項6】 外部クロック信号と第1のイネーブル信 号とを入力し、前記第1のイネーブル信号が第1のレベ ル中は、前記外部クロック信号を被セルフテスト対象回 路へ内部クロック信号として直接に出力する第1の論理 回路と、前記第1のイネーブル信号が第2のレベルに変 化すると、前記外部クロック信号を内部クロック信号と して出力する第2の論理回路とを有するクロック供給回 路と、前記第2の論理回路から出力された前記内部クロ ック信号を、クロックバッファを経て前記第1の論理回 路へ出力し、前記被セルフテスト対象回路へ前記内部ク ロック信号を出力する同期回路とを備えた半導体集積回 路。

【請求項7】 第2の論理回路から出力された内部クロ 20 ック信号を所定時間遅延させ、前記第2の論理回路から 出力される前記内部クロック信号と、前記第1の論理回 路から出力される内部クロック信号との間のクロックス キューを調整する遅延回路をさらに備えたことを特徴と する請求項6記載の半導体集積回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、ビルトインセル フテスト回路における同期回路のリセット状態を確保す る機能および内部クロック信号を被テスト対象回路へ出 力する機能を備えた半導体集積回路に関するものであ

[0002]

【従来の技術】現在、半導体チップ内にテスト回路を組 み込みセルフテストを行うビルトインセルフテスト手法 が注目されている。とのようなテスト回路の大半は同期 回路で構成されている。同期回路から被テスト対象回路 へ内部で生成されたテスト用信号を安定に出力させるた めには、同期回路を一度リセットさせる必要がある。同 期回路をリセットさせるためには、同期回路が動作する 以前に少なくとも1クロック以上のリセット期間が必要

【0003】図11は従来の半導体集積回路における同 期回路周辺の構成を示すブロック図であり、図におい て、111は同期回路、112は同期回路111を含む 周辺回路である。

【0004】次に、動作について説明する。図12は、 図11に示した従来の同期回路へ供給される各制御信号 のタイミングを示すタイミングチャートであり、図12

ック信号、ACTCE、ACTLEはイネーブル信号、 INTCLKは内部クロック信号である。尚、図11の ブロック図では、外部クロック信号EXTCLKは、周 辺回路112に供給される外部クロック信号BISTF CLKとなっている。

【0005】図12のタイミングチャートに示すよう に、イネーブル信号ACTCEがHレベルになると、内 部クロック信号INTCLKが同期回路111へ供給さ れる。内部クロック信号INTCLKが同期回路111 へ供給された後、別のイネーブル信号ACTLEがHレ ベルになると、ANDゲートを介して、同期回路111 から内部で生成されたテスト用信号が、テスト対象のS DRAM等の回路ブロック(図示せず)へ供給される。 【0006】同期回路111は、内部クロック信号IN TCLKの供給により動作開始する。このように、イネ ーブル信号ACTCEがHレベルに変化することで、外 部クロック信号EXTCLK(即ち、BISTFCL K)が、内部クロック信号INTCLKとして同期回路 111へ供給される。そして、イネーブル信号ACTL ック信号INTCLKが同期回路111へ供給され、同 期回路111をリセットする。その後、イネーブル信号 ACTLEがHレベルになると、同期回路111はイネ ーブル状態となり、内部で生成されたテスト用信号をA NDゲートへ供給する。

[0007]

【発明が解決しようとする課題】従来の半導体集積回路 は、以上のように構成されていたので、2つのイネーブ ル信号ACTCEおよびACTLEを用いて、同期回路 111のリセット期間を得ていた。しかしながら、イネ ーブル信号ACTCEとACTLEとは異なる信号であ るため、場合によっては、両イネーブル信号ACTC E、ACTLEの間に遅延が生じて、同期回路のリセッ トに必要なリセット期間が確保できないという課題があ った。また、2つのイネーブル信号ACTCE, ACT CEを使用していたので、これらの2つのイネーブル信 号ACTCE、ACTLEの配線領域が必要となり、そ の分、半導体チップのレイアウト面積を制限するという 課題があった。

【0008】この発明は上記のような課題を解決するた 40 めになされたもので、同期回路に入出力されるクロック 信号の供給のタイミングを、外部クロック信号と、この 外部クロック信号に非同期の1つのイネーブル信号を基 に実行して、所定のクロック数以上の同期回路のための リセット期間を確実に確保し、かつ、半導体チップの有 効な回路面積を増大させることができる半導体集積回路 を得る事を目的とする。

[0009]

【課題を解決するための手段】との発明に係る半導体集

算手段を備えたものである。制御信号生成回路は、外部 クロック信号と、前記外部クロック信号に対して非同期 の第1のイネーブル信号を入力し、前記第1のイネーブ ル信号のレベル変化の直前あるいは直後に起こる前記外 部クロック信号のレベル変化から数えて、所定のクロッ ク数以上のリセット期間経過後に立ち上がり、かつ、前 記外部クロック信号に同期した第2のイネーブル信号を 生成し、生成した前記第2のイネーブル信号を出力す る。同期回路は、前記第1のイネーブル信号のレベル変 10 化に基づいて前記外部クロック信号を入力し、前記第2 のイネーブル信号が生成されるまでの前記リセット期間 内でリセットされ、前記外部クロック信号に同期し内部 で生成されたテスト用信号を出力する。第1の演算手段 は、前記制御信号生成回路から出力された第2のイネー ブル信号と、前記同期回路から出力された前記テスト用 信号を入力し、論理積演算を行い、演算結果としての前 記テスト用信号を被セルフテスト対象回路へ出力する。 そして、1つの非同期の第1のイネーブル信号が、外部 クロック信号のレベル変化に対して、いかなるタイミン EがLレベルの間に(タイミングT121)、内部クロ 20 グで立ち上がっても、前記同期回路のために、少なくと も2クロック以上のリセット期間を確保し、又、前記同 期回路のイネーブル信号である前記第2のイネーブル信 号を、前記第1のイネーブル信号を基にして生成し、前 記同期回路から前記テスト用信号を安定して出力すると とを特徴とするものである。

> 【0010】との発明に係る半導体集積回路は、制御信 号生成回路が、外部クロック信号と、前記外部クロック 信号に対して非同期の第1のイネーブル信号とを入力 し、前記第1のイネーブル信号をラッチのイネーブルか つリセットとして使用し、前記第1のイネーブル信号を 基にして、前記外部クロック信号に同期した第2のイネ ーブル信号を生成し出力する機能を持つ複数段のリセッ ト機能付きのラッチ回路で構成されていることを特徴と するものである。

【0011】この発明に係る半導体集積回路は、制御信 号生成回路が、第1系統ラッチ回路と第2系統ラッチ回 路、第2の演算手段および第3のラッチ回路を備え、第 1系統ラッチ回路は、第1のイネーブル信号を反転した 信号と外部クロック信号を反転した信号とを入力し、前 記第1のイネーブル信号をラッチのイネーブルかつリセ ットとして使用するリセット機能付きのラッチ回路を複 数段備える。第2系統ラッチ回路は、前記第1のイネー ブル信号と前記外部クロック信号を反転した信号とを入 力し、前記第1のイネーブル信号をラッチのイネーブル かつリセットとして使用するリセット機能付きのラッチ 回路を複数段備える。第2の演算手段は、前記第1系統 ラッチ回路および前記第2系統ラッチ回路の出力の論理 積演算を行う。そして、第3のラッチ回路は、前記第2 の演算手段の出力をラッチし、第1のイネーブル信号を 積回路は、制御信号生成回路、同期回路および第1の演 50 基に、前記外部クロック信号に同期した第2のイネーブ

؞ڹڮ

ル信号を生成し出力することを特徴とするものである。 【0012】との発明に係る半導体集積回路は、第3の ラッチ回路に接続され、第1のイネーブル信号を反転し た信号のレベル変化後、リセット期間の経過するまで第 2のイネーブル信号をLレベルに保持し、前記リセット 期間経過後に、Hレベルの前記第2のイネーブル信号を 出力するセレクタ回路を、制御信号生成回路がさらに備 えたことを特徴とするものである。

【0013】との発明に係る半導体集積回路は、第2の 演算手段と第3のラッチ回路との間に接続され、前記第 10 2の演算手段の出力を所定クロック数遅延させて前記第 3のラッチ回路へ供給し、リセット期間を切り替えるカ ウンタをさらに備えたことを特徴とするものである。

【0014】との発明に係る半導体集積回路は、外部ク ロック信号と第1のイネーブル信号とを入力し、前記第 1のイネーブル信号が第1のレベル中は、前記外部クロ ック信号を被セルフテスト対象回路へ内部クロック信号 として直接に出力する第1の論理回路と、前記第1のイ ネーブル信号が第2のレベルに変化すると、前記外部ク ロック信号を内部クロック信号として出力する第2の論 20 理回路とを有するクロック供給回路と、前記第2の論理 回路から出力された前記内部クロック信号を、クロック バッファを経て前記第1の論理回路へ出力し、前記被セ ルフテスト対象回路へ前記内部クロック信号を出力する 同期回路とを備えたことを特徴とするものである。

【0015】との発明に係る半導体集積回路は、第2の 論理回路から出力された内部クロック信号を所定時間遅 延させ、前記第2の論理回路から出力される前記内部ク ロック信号と、前記第1の論理回路から出力される内部 クロック信号との間のクロックスキューを調整するスキ ュー回路をさらに備えたことを特徴とするものである。

【発明の実施の形態】以下、この発明の実施の一形態を 説明する。

実施の形態1. 図1はこの発明の実施の形態1によるビ ルトインセルフテスト回路を備えた半導体集積回路を示 すブロック図であり、特に、同期回路と制御信号生成回 路を中心に示している。図において、1.71は制御信 号生成回路であり、非同期の内部クロックイネーブル信 号ACTCE (第1のイネーブル信号) および外部クロ ック信号BISTFCLK (外部クロック信号) を入力 し、同期回路のイネーブル信号ACTLE(第2のイネ ーブル信号)を出力する。2は同期回路、3はANDゲ ート(第1の演算手段)である。イネーブル信号ACT LEは、内部クロックイネーブル信号ACTCEを基に 制御信号生成回路1で生成され、同期回路2の内部で生 成され出力されるテスト用信号の出力を、同一半導体チ ップ内のセルフテスト対象の回路ブロック(被セルフテ スト対象回路、図示せず)へ供給するためのイネーブル

【0017】次に、動作について説明する。図2は、図 1に示した制御信号生成回路1および同期回路2へ入力 され、出力される各種信号のタイミングを示すタイミン グチャートである。非同期の内部クロックイネーブル信 号ACTCEは、外部クロック信号BISTFCLKに 対して非同期の信号である。非同期の内部クロックイネ ーブル信号ACTCEがLレベルからHレベルに変化す ると、インバータ11がアクティブとなりオンする。そ の後、外部クロック信号BISTFCLKが立ち上がっ た時に、内部クロック信号INTCLKが同期回路2へ 供給され始める。

【0018】また、非同期の内部クロックイネーブル信 号ACTCEおよび外部クロック信号BISTFCLK は制御信号生成回路1へ供給され、同期回路のイネーブ ル信号ACTLEが生成される。この同期回路のイネー ブル信号ACTLEは、同期回路2の出力信号とAND ゲート3で論理積演算され、演算結果が外部の回路ブロ ックへ供給される。さらに、同期回路のイネーブル信号 ACTLEは、同期回路2へ入力され同期回路2を動作 開始させる。

【0019】図3は、図1に示した制御信号生成回路1 の詳細な構成を示したブロック図であり、図において、 31はdllatc系回路(第1系統ラッチ回路)、3 2はd21atc系回路(第2系統ラッチ回路)、33 は共通ブロック入力回路(第3のラッチ回路)、34は セレクタ、35はANDゲート、36はANDゲート (第2の演算手段)である。

【0020】dllatc系回路31は、2個のラッチ 回路dllatcAおよび2個のラッチ回路d2lat cBで構成されている。d2latc系回路32は、2 個のラッチ回路 d 2 l a t c A および l 個のラッチ回路 dllatcBで構成されている。共通ブロック入力回 路33は、1個のラッチ回路dllatcBで構成され ている。共通ブロック入力回路33は、ANDゲート3 6で実行されるdllatc系回路31の出力と、d2 latc系回路32の出力との間の論理積演算の演算結 果AND1と、外部クロック信号BISTFCLKの反 転信号BISTFCLK_Bとを入力し、演算結果AN D1をラッチし、生成したイネーブル信号をセレクタ3 4へ出力する。

【0021】図4は、図3に示したdllatc系回路 31、d2latc系回路32、および共通ブロック入 力回路33のそれぞれを構成するラッチ回路d11at cA, dllatcB, d2latcA, d2latc Bの真理値表を示す説明図である。図において、クロッ ク信号CLKは、図3における外部クロック信号BIS TFCLKの反転信号であるBISTFCLK_Bに相 当し、イネーブル信号ENは、非同期の内部クロックイ 信号であり、以下では、同期回路のイネーブル信号と呼 50 ネーブル信号ACTCE、あるいは、非同期の内部クロ

ックイネーブル信号ACTCEの反転信号であるTMB E_B 、あるいは、電源電圧VDD、あるいは、接地電圧GNDに相当する。

[0022]また、図4で示す信号Dは、図3で示した、d11atc系回路31, d21atc系回路32内の初段のラッチ回路へ入力される電源電圧VDD、あるいは、前段のラッチ回路の出力信号、あるいは、共通ブロック入力回路33では、ANDゲートの演算結果AND1に相当するものである。

【0023】図3に示す構成の制御信号生成回路1では、非同期の内部クロックイネーブル信号ACTCEを、全てのラッチのイネーブル信号かつリセットに使用し、各ラッチにおいて、外部クロック信号BISTFCLKと論理積演算を行うことで、外部クロック信号BISTFCLKとの同期を確保している。例えば、d11atc系回路31内のd11atcAでは、非同期の内部クロックイネーブル信号ACTCEの反転信号TMBE_Bと、外部クロック信号BISTFCLKの反転信号BISTFCLK」Bとの間の論理積演算をANDゲートで実行し、演算結果は、ラッチ回路の入力側に接続20されたインバータのイネーブル信号として使用している

【0024】同様に、d2latc系回路32のd2latcAでも、非同期の内部クロックイネーブル信号ACTCEと外部クロック信号BISTFCLKの反転信号BISTFCLK_Bとの間の論理積演算をANDゲートで実行し、演算結果は、ラッチ回路の入力側に接続されたインバータのイネーブル信号として使用している

【0025】また、dllatc系回路31内のd2latcBでは、外部クロック信号BISTFCLKの反転信号BISTFCLKの反転信号BISTFCLKの同節の論理積演算結果が、ラッチ回路の入力側に接続されたインバータ回路のイネーブル信号となっている。同様に、d2latc系回路32内のdllatcBでは、外部クロック信号BISTFCLKの反転信号BISTFCLK_Bと接地電圧GNDとの間の論理積演算結果が、ラッチ回路の入力側に接続されたインバータ回路のイネーブル信号となっている。

【0026】上記したように、図3に示した制御信号生 40 成回路1では、初段のラッチ回路を外部クロック信号B ISTFCLKのHレベルでラッチさせるd1latc 系回路31と、初段のラッチ回路を外部クロック信号B ISTFCLKのLレベルでラッチさせるd2latc 系回路32とを並列に備えた構成になっているので、非同期の内部クロックイネーブル信号ACTCEが、外部クロック信号BISTFCLKに対して、どんなタイミングで立ち上がっても、対応できる構成となっている。【0027】そして、d1latc系回路31およびd2latc系回路32の出力は、論理積演算され、演算 50

結果AND1は、共通ブロック入力回路33よりセレクタ34へ出力される。このように、演算結果AND1を、セレクタ34のイネーブル信号として使用しているので、非同期の内部クロックイネーブル信号ACTCEをHレベルにした後(図2のタイミングチャートにおけるタイミングT21。または、タイミングT23)、d11atc系回路31あるいはd21atc系回路32内のラッチ回路の段数分だけ遅延させている間に、同期回路のイネーブル信号ACTLEを初期状態のLレベルに固定させることができる(図2のタイミングチャートにおけるタイミングT21またはタイミングT23から、タイミングT24までの期間)。その後、制御信号生成回路1から、同期回路のイネーブル信号ACTLEがANDゲート3へ出力されるので、同期回路2から出力される内部クロック信号が、ANDゲートを介して外

【0028】図5および図6は、図3に示した制御信号生成回路1を構成するd1latc系回路3lおよびd2latc系回路32の動作をシミュレーションして得られた各信号のタイミングを示すタイミングチャートである。図5は、非同期の内部クロックイネーブル信号ACTCEの立ち上がり(タイミングT21)が、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)より5ns早い場合を示している。図6は、非同期の内部クロックイネーブル信号ACTCEの立ち上がり(タイミングT23)が、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)より5ns遅い場合を示している。

部の回路ブロックへ安定して確実に供給され始める。

【0029】図5に示したような非同期の内部クロック イネーブル信号ACTCEの立ち上がり(タイミングT21)が、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)より早い時刻の場合においても、また、図6に示したような非同期の内部クロックイネーブル信号ACTCEの立ち上がり(タイミングT23)が、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)より遅い時刻の場合においても、確実に、同期回路のイネーブル信号ACTLEが、外部クロック信号BISTFCLKの立ち上がりのタイミングT22から2クロック後に、Hレベルに変化して いることが分かる。

【0030】尚、図1に示した制御信号生成回路1の構成では、d1latc系回路31内のラッチ回路の個数は4個であり、d2latc系回路32内のラッチ回路の個数は3個である。これにより、非同期の内部クロックイネーブル信号ACTCEの立ち上がりタイミングが、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)より前であっても(タイミングT21)、あるいは、後であっても(タイミングT23)、外部クロック信号BISTFCLKの立ち上がり(タイミングT22)から、確実に2クロック遅延させ

てHレベルとなる同期回路のイネーブル信号ACTLE を得ることができる。

【0031】以上説明したように、実施の形態1によれ は、制御信号生成回路が、外部クロック信号BISTF CLK、および、この外部クロック信号BISTFCL Kに対して非同期のクロックイネーブル信号ACTCE を入力し、同期回路から出力される内部クロック信号の イネーブル信号となる、即ち、同期回路のイネーブル信 号ACTLEを、少なくとも2クロック経過後に出力す るように構成したので、同期回路は、イネーブル信号A 10 CTCEを基に、外部クロック信号BISTFCLKを 内部クロック信号INTCLKとして入力したクロック を用いて、2クロックのリセット期間内で確実にリセッ トされ、さらに、イネーブル信号ACTCEから生成さ れたイネーブル信号ACTLEに基づいて、外部クロッ ク信号BISTFCLKに同期し、内部で生成されたテ スト用信号を安定して出力することができ、さらにま た、1つの非同期の内部クロックイネーブル信号ACT CEを用いて、同期回路のリセット期間を得るようにし ているので、その分、半導体チップの有効なレイアウト 20 面積を増加できるという効果がある。

【0032】実施の形態2.図7はこの発明の実施の形態2によるビルトインセルフテスト回路を備えた半導体集積回路内の制御信号生成回路71を示すブロック図であり、図において、72はカウンタであり、セレクト信号を入力して、ANDゲート36から出力された演算結果AND1を入力し、セレクト信号に基づいて所定時間遅延させ、共通ブロック入力回路33へ演算結果AND1を出力する。尚、その他の構成要素は、図3に示す実施の形態1の制御信号生成回路1内のものと同じなので、同一の参照符号を使用し、それらの説明を省略する

【0033】次に、動作について説明する。図3に示した実施の形態1の制御信号生成回路1における、2クロックのリセット期間は、ラッチ回路の段数で決定されていた。従って、このリセット期間を2クロック以外のクロック数に設定する場合、図7に示すカウンタ72を、ANDゲート36と共通ブロック入力回路33との間に設け、リセット期間を調節することができる。カウンタ72内の構成は、ラッチ回路を所定段数設け、CPU(図示せず)等の制御手段から送信されるセレクト信号に従って、ラッチ回路の段数を切り替えることで実現できるが、この構成は、d1latc系回路31やd1latc系回路32内のラッチ回路と同じなので、ここでは説明を省略する。

【0034】以上説明したように、実施の形態2によれば、制御信号生成回路内の、dllatc系回路の出力とdllatc系回路の出力との間の論理積演算を行うANDゲートと、共通ブロック入力回路との間に、段数を調節可能なラッチ回路からなるカウンタをさらに設け 50

るように構成したので、任意のリセット期間を得ることができ、実施の形態1の効果に加えて、様々なリセット期間が必要な同期回路へ適用可能であるという効果がある。

【0035】実施の形態3.図8はこの発明の実施の形 態3によるビルトインセルフテスト回路を備えた半導体 集積回路内のクロック供給回路を示すブロック図であ り、図において、80はクロック供給回路、81はAN Dゲート(第1の論理回路)、82はANDゲート(第 2の論理回路)、83はバッファ、84はインバータで ある。このクロック供給回路80は、同期回路やセルフ テスト対象の回路ブロック(被セルフテスト対象回路、 図示せず) ヘクロック信号を供給するものであるが、実 施の形態1や実施の形態2で説明した制御信号生成回路 1,71は省略している。あるいは、これらの制御信号 生成回路1,71は備えていなくとも良い。ext.P ADは外部パッドであり、これを介して、外部から外部 クロック信号EXTCLKを入力し、さらに、ANDゲ ート82を介して、外部クロック信号BISTFCLK として同期回路 (図示せず) へ供給される。

【0036】次に、動作について説明する。図9は、図8に示したクロック供給回路80の動作を示すタイミングチャートである。図9のタイミングチャートに示すように、BISTBCLKは、クロックバッファからセルフテスト対象の回路ブロック、例えば、SDRAM等へ出力される内部クロック信号である。BUFCLKは、クロック供給回路80から、クロックバッファを介さずに、直接にセルフテスト対象の回路ブロックへ供給される内部クロック信号であり、ANDゲート81で実行されるところの、外部クロック信号EXTCLKとクロックバッファから出力される内部クロック信号BISTBCLKの反転信号BISTBCLK_Bとの間の論理積演算の演算結果として出力される。

【0037】ANDゲート82で実行されるところの、外部クロック信号EXTCLKと非同期の内部クロックイネーブル信号ACTCEとの間の論理積演算の演算結果は、外部クロック信号BISTFCLKとしてANDゲート82から同期回路へ出力され、同期回路の直前では、非同期の内部クロックイネーブル信号ACTCEに基づいて内部クロック信号INTCLKとして同期回路へ供給される。これらの信号の接続は、図1に示した外部クロック信号BISTFCLK、非同期の内部クロックイネーブル信号ACTCE、インバータ11、内部クロック信号INTCLK、および同期回路2の関係を持っている。

【0038】従って、図9のタイミングチャートに示されるように、非同期の内部クロックイネーブル信号ACTCEがLレベル(第1のレベル)の間は、外部パッドext.PADを介して入力された外部クロック信号EXTCLKは、ANDゲート81を介して、内部クロッ

12 == ₹. CDD/

ク信号BUFCLKとしてSDRAMへ供給される。また、非同期の内部クロックイネーブル信号ACTCEが Lレベルなので、ANDゲート82から同期回路へ外部 クロック信号BISTFCLKは出力されない。

【0039】逆に、同期回路モードエントリ時、即ち、非同期の内部クロックイネーブル信号ACTCEがHレベル(第2のレベル)の場合では、ANDゲート82から同期回路へ外部クロック信号BISTFCLKが出力される。この場合、ANDゲート81を介したSDRAMへの外部クロック信号EXTCLKの供給は、制御信10号ENにより停止され、クロックバッファから出力された内部クロック信号BISTBCLKの反転信号BISTBCLK_Bが、ANDゲート81を介してSDRAM側へ供給されることになる。

【0040】以上説明したように、実施の形態3によれば、同期回路およびセルフテスト対象の回路ブロックへ、内部クロック信号を供給するクロック供給回路を新たに設け、同期回路を介したセルフテストの実行時以外は、外部クロック信号EXTCLKを同期回路側へ供給しないように構成したので、その分消費電力を削減でき 20るという効果がある。

【0041】実施の形態4.図10はこの発明の実施の形態4によるビルトインセルフテスト回路を備えた半導体集積回路を示すブロック図であり、図において、101はクロックバッファ、102は遅延回路、103はセルフテスト対象の被テスト対象回路であり、例えば、実施の形態3で説明したセルフテスト対象のSDRAMである。尚、その他の構成要素は、図1に示した同期回路2および図8に示したクロック供給回路80と同じものなので、同一の参照符号を使用して、それらの説明を省30略する。

【0042】次に、動作について説明する。クロックバッファ101は、外部クロック信号BISTFCLKを入力し、外部クロック信号BISTFCLKを遅延回路102へ出力し、内部クロック信号BISTBCLKを、クロック供給回路80内のANDゲート81へ出力する

【0043】遅延回路102は、クロックバッファ101から出力されてきた外部クロック信号BISTFCLKを所定時間遅延させる。これにより、同期回路2から出力されるテスト用信号と被テスト対象回路103側へ供給される内部クロック信号BUFCLKとの間のクロックスキューがなくなり、両クロック信号の立ち上がりのタイミングが同時となり、クロックスキューは発生しない。

【0044】以上説明したように、実施の形態4によれば、クロック供給回路から出力される内部クロック信号BUFCLKと、同期回路から出力されるテスト用信号との間のクロックスキューを無くすため、同期回路側にクロックバッファおよび遅延回路を設けたので、クロッ

クスキューの無いクロック信号を、SDRAM等の被テスト対象回路へ供給することができ、正しくセルフテストを実行することができるという効果がある。

[0045]

【発明の効果】以上のように、この発明によれば、制御 信号生成回路が、外部クロック信号、および、この外部 クロック信号に対して非同期の第1のイネーブル信号を 入力し、同期回路の内部で生成され出力されたテスト用 信号のイネーブル信号となる、即ち、同期回路の第2の イネーブル信号を、少なくとも2クロック経過後に出力 するように構成したので、同期回路は、第1のイネーブ ル信号を基に、外部クロック信号を入力し、所定クロッ ク数のリセット期間内で確実にリセットされ、さらに、 第1のイネーブル信号から生成された第2のイネーブル 信号に基づいて、外部クロック信号に同期したテスト用 信号を安定して出力することができ、さらにまた、第1 のイネーブル信号のみを用いて、同期回路のリセット期 間を得るようにしているので、その分、半導体チップの 有効なレイアウト面積を増加できるという効果がある。 【0046】との発明によれば、制御信号生成回路が、 複数のラッチ回路で構成され、初段のラッチを第1のイ ネーブル信号のHレベルで通過させる第1系統ラッチ回 路と、複数のラッチ回路で構成され、初段のラッチを第 1のイネーブル信号のLレベルで通過させる第2系統ラ ッチ回路と、第1系統ラッチ回路の出力と第2系統ラッ チ回路の出力との間の論理積演算を行う第2の演算手段 であるANDゲートと、ANDゲートの出力を入力する 共通ブロック入力回路と、セレクタで構成したので、非 同期のイネーブル信号がいかなるタイミングで立ち上が

[0047] この発明によれば、第2の演算手段である ANDゲートと、第3のラッチ回路との間に、段数を調節可能なラッチ回路からなるカウンタをさらに設けるように構成したので、任意のリセット期間を得ることができ、上記した発明の効果に加えて、様々なリセット期間が必要な同期回路へ適用可能であるという効果がある。

っても確実に2クロック信号以上のリセット期間を得る

ことが出来るという効果がある。

【0048】 この発明によれば、同期回路およびセルフテスト対象の回路ブロックへ、内部クロック信号を供給するクロック供給回路を新たに設け、同期回路を介したセルフテストの実行時以外は、外部クロック信号を同期回路側へ供給しないように構成したので、その分消費電力を削減できるという効果がある。

【0049】との発明によれば、クロック供給回路から出力され同期回路から出力される内部クロック信号のクロックスキュー無くすため、同期回路側に遅延回路をさらに設けたので、クロックスキューの無いクロック信号を、被セルフテスト対象回路へ供給することができ、正しくセルフテストを実行することができるという効果がある。

【図面の簡単な説明】

【図1】 との発明の実施の形態1によるビルトインセルフテスト回路を備えた半導体集積回路を示すブロック図である。

【図2】 図1 に示した制御信号生成回路および同期回路へ入出力される各種信号のタイミングを示すタイミングチャートである。

【図3】 図1に示した制御信号生成回路の詳細な構成を示したブロック図である。

【図4】 ラッチ回路の真理値表を示す説明図である。 【図5】 図3に示した制御信号生成回路を構成する d llatc系回路およびd2latc系回路の動作をシ ミュレーションして得られた各信号のタイミングを示す タイミングチャートである。

【図6】 図3に示した制御信号生成回路を構成するd 11atc系回路およびd21atc系回路の動作をシ ミュレーションして得られた各信号のタイミングを示す タイミングチャートである。

【図7】 この発明の実施の形態2によるビルトインセルフテスト回路を備えた半導体集積回路内の制御信号生 20 成回路を示すブロック図である。

【図8】 この発明の実施の形態3によるビルトインセルフテスト回路を備えた半導体集積回路内のクロック供*

* 給回路を示すブロック図である。

【図9】 図8に示したクロック供給回路の動作を示す タイミングチャートである。

【図10】 との発明の実施の形態4によるビルトインセルフテスト回路を備えた半導体集積回路を示すブロック図である。

【図11】 従来の半導体集積回路における同期回路周辺の構成を示すブロック図である。


【図12】 図11に示した従来の同期回路へ供給され る各制御信号のタイミングを示すタイミングチャートで ある。

【符号の説明】


(8)

1,71 制御信号生成回路、2 同期回路、3 ANDゲート(第1の演算手段)、10 制御回路、11,84 インバータ、31 dllatc系回路(第1系統ラッチ回路)、32 d2latc系回路(第2系統ラッチ回路)、33 共通ブロック入力回路(第3のラッチ回路)、34 セレクタ、35 ANDゲート、36 ANDゲート(第2の演算手段)、72 カウンタ、80クロック供給回路、81 ANDゲート(第1の論理回路)、82 ANDゲート(第2の論理回路)、83 バッファ、101 クロックバッファ、102遅延回路、103 被セルフテスト対象回路。


【図1】




[図8]




[図2]




【図9】




【図3】







[図5]




[図6]



【図7】



【図12】



フロントページの続き

(72)発明者 中島 雅美

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(72)発明者 谷崎 哲志

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

Fターム(参考) 2G032 AA01 AA07 AB01 AG07 AK11

5B048 AA20 CC11 DD10 FF01 5F038 DF05 DT03 DT08 EZ20 5J056 BB60 CC05 CC17 FF01 FF09

GG13